VHDLによるFPGA設計＆デバッグ

※この商品はタブレットなど大きいディスプレイを備えた端末で読むことに適しています。また、文字だけを拡大することや、文字列のハイライト、検索、辞書の参照、引用などの機能が使用できません。※この電子書籍は紙版書籍のページデザインで制作した固定レイアウトです。FPGAデバイスにおける論理回路設計の効率化！FPGAの設計には、VHDL言語が多用されています。本書は、VHDLによる回路記述と、その記述をテストするテストベンチの書き方について解説しています。テストベンチを理解することにより、回路記述の正確さや誤りをシミュレータ上で確認できるようになるため、効率的な開発が可能になることや、回路の動作のより深い理解につながります。Step1　なぜ今、HDLによるFPGA設計なのか？Step2　VHDLによる回路記述Step3　より効率的なデバッグStep4　大規模回路の設計とデバッグへの対応